

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-337310

(43)Date of publication of application : 07.12.2001

(51)Int.CI.

G02F 1/133
G09G 3/20
G09G 3/36

(21)Application number : 2000-156515

(71)Applicant : ADVANCED DISPLAY INC

(22)Date of filing : 26.05.2000



(72)Inventor : NAKANISHI KUNIFUMI
TERAGAKI TOMOYA

(54) DRIVING METHOD FOR LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal display device in which an image persistence is not generated and a flicker is not generated even when the same picture is displayed for a long time and which has excellent picture quality.

SOLUTION: In this driving method, an offset compensation driving method is adopted and in a gradation in which the amplitude of a source signal is large, the potential of a common signal and the center potential of a source signal are set so as to compensate the reduction of potential to be induced by a gate signal and in a gradation in which the amplitude of the source signal is small, the center potential of the source signal is set to a potential higher than the center potential of the source signal compensating the reduction of the potential to be induced by the gate signal.



LEGAL STATUS

[Date of request for examination] 01.05.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-337310

(P2001-337310A)

(43)公開日 平成13年12月7日(2001.12.7)

| (51)Int.Cl. ⁷ | 識別記号 | F I | テ-マコ-ト ⁸ (参考) |
|--------------------------|-------|---------------|--------------------------|
| G 0 2 F 1/133 | 5 2 5 | G 0 2 F 1/133 | 5 2 5 2 H 0 9 3 |
| G 0 9 G 3/20 | 6 1 1 | G 0 9 G 3/20 | 6 1 1 E 5 C 0 0 6 |
| | 6 4 1 | | 6 4 1 C 5 C 0 8 0 |
| | | | 6 4 1 P |
| 3/36 | | 3/36 | |

審査請求 未請求 請求項の数 6 O.L (全 11 頁)

(21)出願番号 特願2000-156515(P2000-156515)

(71)出願人 595059056

株式会社アドバンスト・ディスプレイ
熊本県菊池郡西合志町御代志997番地

(22)出願日 平成12年5月26日(2000.5.26)

(72)発明者 中西 邦文

熊本県菊池郡西合志町御代志997番地 株
式会社アドバンスト・ディスプレイ内

(72)発明者 寺垣 智哉

熊本県菊池郡西合志町御代志997番地 株
式会社アドバンスト・ディスプレイ内

(74)代理人 100065226

弁理士 朝日奈 宗太 (外1名)

最終頁に続く


(54)【発明の名称】 液晶表示装置の駆動方法

(57)【要約】


【課題】 長時間同一の画像を表示した場合でもヤキツキ現象が生じず、フリッカの発生もない、画質の優れた液晶表示装置を提供する。

【解決手段】 オフセット補償駆動法を適用し、ソース信号の振幅の大きい階調では、ゲート信号によって誘起される電位の低下を、補償するようにコモン信号の電位およびソース信号の中心電位を設定し、ソース信号の振幅の小さい階調においては、ソース信号の中心電位を、ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、さらに高い電位に設定する。

(a)



(b)



ソース信号の振幅 V_{sa}

【特許請求の範囲】

【請求項1】 液晶層を挟んで対向配置された2枚の基板の一方に、
 ソース信号が供給されるソース配線と、
 ゲート信号が供給されるゲート配線と、
 前記ソース配線および前記ゲート配線に接続されたTFT素子と、
 該TFT素子のドレインに接続された画素電極とが設けられており、
 前記2枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、
 前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極-対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、
 ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、
 さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心電位を変化させることができ、
 前記2枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、
 前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極-対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、
 ソース信号の振幅の大きい階調で、
 コモン信号の中心電位およびソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を、補償するように設定され、
 ソース信号の振幅の小さい階調においては、
 ソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位に設定される液晶表示装置の駆動方法。

【請求項2】 液晶層を挟んで対向配置された2枚の基板の一方に、
 ソース信号が供給されるソース配線と、
 ゲート信号が供給されるゲート配線と、
 前記ソース配線および前記ゲート配線に接続されたTFT素子と、
 該TFT素子のドレインに接続された画素電極とが設けられており、
 前記2枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、
 前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極-対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、
 ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、
 さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることができ、
 前記ゲート信号によって誘起される電位の低下がもっとも大きい画素について、
 ソース信号の振幅の大きい階調で、
 コモン信号の中心電位およびソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を、補償するように設定され、
 ソース信号の振幅の小さい階調においては、
 ソース信号の中心の電位が、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位に設定される液晶表示装置の駆動方法。

【請求項4】 液晶層を挟んで対向配置された2枚の基板の一方に、
 ソース信号が供給されるソース配線と、
 ゲート信号が供給されるゲート配線と、
 前記ソース配線および前記ゲート配線に接続されたTFT素子と、
 該TFT素子のドレインに接続された画素電極とが設けられており、

って誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることができ、
 前記ゲート信号によって誘起される電位の低下がもっとも大きい画素について、
 ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調において、前記ゲート信号によって誘起される電位の低下が補償されるように、コモン信号の中心電位およびソース信号の中心電位が設定される液晶表示装置の駆動方法。

【請求項3】 液晶層を挟んで対向配置された2枚の基板の一方に、
 ソース信号が供給されるソース配線と、
 ゲート信号が供給されるゲート配線と、
 前記ソース配線および前記ゲート配線に接続されたTFT素子と、
 該TFT素子のドレインに接続された画素電極とが設けられており、
 前記2枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、
 前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極-対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、
 ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、
 さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることができ、
 前記ゲート信号によって誘起される電位の低下がもっとも大きい画素について、
 ソース信号の振幅の大きい階調で、
 コモン信号の中心電位およびソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を、補償するように設定され、
 ソース信号の振幅の小さい階調においては、
 ソース信号の中心の電位が、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位に設定される液晶表示装置の駆動方法。

【請求項4】 液晶層を挟んで対向配置された2枚の基板の一方に、
 ソース信号が供給されるソース配線と、
 ゲート信号が供給されるゲート配線と、
 前記ソース配線および前記ゲート配線に接続されたTFT素子と、
 該TFT素子のドレインに接続された画素電極とが設けられており、

前記2枚の基板の他方には、直流または交流のコモン信号が印加される対向電極が設けられており、

前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極-対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、

ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、

さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることができ可能である液晶表示装置において、

ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調において、前記ゲート信号によって誘起される電位の低下が補償される、コモン信号の中心電位とソース信号の中心電位との組み合わせに比べ、

コモン信号の中心電位が低い値に設定された、

液晶表示装置の駆動方法。

【請求項5】 液晶層を挟んで対向配置された2枚の基板の一方に、

ソース信号が供給されるソース配線と、
ゲート信号が供給されるゲート配線と、

前記ソース配線および前記ゲート配線に接続されたTFT素子と、

該TFT素子のドレインに接続された画素電極とが設けられており、

前記2枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、

前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極-対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、

ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、

さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることができ可能である液晶表示装置において、

ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調において、前記ゲート信号によって誘起される電位の低下が補償される、コモン信号の中心電位とソース信号の中心電位との組み合わせに比べ、

コモン信号の中心電位は低い値に設定され、

かつ、ソース信号の振幅の小さい階調におけるソース信

号の中心電位は、高い値に設定された、液晶表示装置の駆動方法。

【請求項6】 液晶層を挟んで対向配置された2枚の基板の一方に、

ソース信号が供給されるソース配線と、

ゲート信号が供給されるゲート配線と、

前記ソース配線および前記ゲート配線に接続されたTFT素子と、

該TFT素子のドレインに接続された画素電極とが設けられており、

前記2枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、

前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極-対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、

ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、

さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることができ可能である液晶表示装置において、

ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調において、前記ゲート信号によって誘起される電位の低下が補償される、コモン信号の中心電位とソース信号の中心電位との組み合わせに比べ、

30 ソース信号の振幅の小さい階調におけるソース信号の中心電位が、高い値に設定され、

さらに、ソース信号の振幅の大きい階調におけるソース信号の中心電位が、高い値に設定された液晶表示装置の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、TFT方式の液晶表示装置に関し、とくに液晶の駆動方法に関する。

【0002】

【従来の技術】 図1に一般的なTFT方式の液晶表示装置(LCD)の構成を示す。ガラス基板6上に、TFT素子1、ソース配線2、ゲート配線3、ドレイン4、画素電極5が形成され、TFT基板とされている。ガラス基板8上には対向電極7が形成され、対向基板とされている。TFT基板と対向基板は平行に配置され、両基板間に液晶が挟持されている。

【0003】 図2に、図1の一画素について等価回路を示す。

【0004】 図2中で、9はソース配線2に印加されるソース信号を、10はゲート配線3に印加されるゲート

信号を表わしている。 C_{dd} はゲートードレイン間の結合容量を表わし、 C_{ss} はソースードレイン間の結合容量を、 C_{11} は画素電極と対向電極とのあいだに挟持された液晶による結合容量をそれぞれ表わす。 C_s は画素の保持特性を向上させ、画質を改善するために形成されている保持容量である。

【0005】図3に画素に印加される信号の波形を示す。

【0006】ソース信号9は、中心電位 V_{ss} を中心値とする振幅 V_{ss} の交流電圧である。振幅 V_{ss} は、画素に表示させようとする階調に対応している。ゲート信号10*

$$\Delta V_{ss} = \Delta V_s \times C_{dd} / (C_{11} + C_{ss} + C_s) \quad \text{式 (1)}$$

で表わされる。ここで、 ΔV_s はゲート信号10の電圧変化量である。

【0008】その後、1フレームの間、画素電極5の電位11は主として保持容量 C_s によって保持される。

【0009】引き続く偶数フレーム102において、再びゲート信号10がH_iレベルになると、画素5の電位11はソース信号9のレベルとなる。ここでゲート信号10がL_oレベルになると、やはり ΔV_{ss} の電圧降下が生じる。電圧降下量 ΔV_{ss} は、すでに述べたように、式(1)で表わすことができる。

【0010】一方、図3における一点鎖線12は対向電極7の電位を示し、一般にコモン信号と呼ばれる。コモン信号12の電位は、通常、別途設けられる可変抵抗器などによって調整が可能であり、奇数フレーム101で液晶に印加される電圧 V_s と偶数フレームで液晶に印加される電圧 V_s の絶対値が等しくなるように設定される。このときのコモン信号の電位を最適 V_{ss} と呼ぶ。

【0011】一般にTFT方式のLCDでは、約60Hzの周波数で正極と負極の書き込みをおこなっている。したがって、奇数フレームで液晶に印加される電圧 V_s と偶数フレームで液晶に印加される電圧 V_s の絶対値が等しくない場合には、フリッカと呼ばれる約30Hzのちらつきが観測される。

【0012】さらに、電圧 V_s と電圧 V_s の絶対値が等しく設定されていない場合には、液晶に印加される交流電圧の大きさが、正極性と負極性で等しくなくなり、結果としてDC電圧が印加されることになる。このとき図4に示すように、液晶層に印加されたDC電圧によって、電荷が各電極方向へ移動する。

【0013】これは、LCDにおいて同一の画像を長時間にわたって表示させた後、他の画像を表示させた時に、残留DCが生じて前の画像が残像として残る「ヤキツキ」現象を引き起こす。

【0014】したがって、この「ヤキツキ」を防ぐために、コモン信号12の電位は、画素電極5の電位11の中心電位に一致するように調整されている。

【0015】しかしながら、式(1)の成分のうち、液晶による結合容量 C_{11} は、印加電圧に対する依存性を有

*は、1走査期間の間だけH_iレベルとなり、それ以外の期間はL_oレベルとなる。11は画素電極5の電位をあらわす波形である。

【0007】まず、図3の奇数フレーム101において、ゲート信号10がH_iレベルとなると、画素電極5の電位11はソース信号9のレベルとなる。ここでゲート信号10がL_oレベルになると、ゲートードレイン間の結合容量 C_{dd} の影響で、画素電極5の電位11に ΔV_{ss} の電圧降下が生じる。この電圧降下量 ΔV_{ss} はフィードスルーレ電圧と呼ばれ、つきの式(1)

$$\Delta V_{ss} = \Delta V_s \times C_{dd} / (C_{11} + C_{ss} + C_s) \quad \text{式 (1)}$$

している。図5に、液晶への印加電圧と液晶による結合容量 C_{11} との関係を示した。横軸に、液晶への印加電圧としてソース信号9の振幅 V_{ss} をとり、縦軸に液晶による結合容量 C_{11} の大きさを表わした。液晶に印加する電圧、つまり表示させる画像の階調によって、液晶による結合容量 C_{11} の値は異なる。

【0016】したがって式(1)で表わされるフィードスルーレ電圧 ΔV_{ss} は、つねに一定ではなく、ソース信号9の振幅 V_{ss} 、つまり表示させる画像の階調によって図6に示すように変化する。

【0017】図6を見ればわかるとおり、ソース信号9の振幅 V_{ss} が大きい、つまり黒色に近い階調を表示する場合には、フィードスルーレ電圧 ΔV_{ss} は小さい。ソース信号9の振幅 V_{ss} が小さい、つまり白色に近い階調を表示する場合には、フィードスルーレ電圧 ΔV_{ss} は大きい。

【0018】したがって、奇数フレームにて液晶に印加される電圧 V_s と偶数フレームにて液晶に印加される電圧 V_s の絶対値を等しくするためには、フィードスルーレ電圧 ΔV_{ss} の大きい白表示時は、コモン信号12の電位を低めに、フィードスルーレ電圧 ΔV_{ss} の小さい黒表示時は、コモン信号12の電位を高めにする必要がある。この関係を図7に示した。

【0019】図7において、横軸はソース信号9の振幅 V_{ss} 、つまり表示させる画像の階調、縦軸は最適なコモン信号の電位 V_{ss} を表わしている。図7からわかるように、各階調ごとに最適なコモン信号の電位 V_{ss} は異なっている。しかしながら、コモン信号12が印加される対向電極7は、画面の全領域にわたって共通である。したがって、画面内に異なる階調を表示させた場合には、最適なコモン信号の電位 V_{ss} とならない画素が必ず存在し、DC電圧が加わって「ヤキツキ」が生じていた。

【0020】そこで、階調によって異なるフィードスルーレ電圧 ΔV_{ss} を補償するため、オフセット補償駆動法が用いられている。

【0021】図8および図9を用いて、オフセット補償駆動法の原理を説明する。すでに述べたように、ソース信号9の振幅 V_{ss} が小さい場合には、フィードスルーレ電

圧 ΔV_{ss} は大きい。そこで、図8に示すように、ソース信号9の中心電位 V_{ss} を、高めに設定する。一方、ソース信号9の振幅 V_{ss} が大きい場合には、フィードスルーレ電圧 ΔV_{ss} は小さい。したがって、ソース信号9の中心電位 V_{ss} は、低めでよい。

【0022】ソース信号9の中心電位 V_{ss} を図8に示すように設定することにより、奇数フレームにて液晶に印加される電圧 V_{ss} と偶数フレームにて液晶に印加される電圧 V_{ss} の絶対値を等しくするためのコモン信号の電位 V_{ss} は、図9に示すようにすべての階調にわたってほぼ等しくなる。したがって、対向電極7に印加するコモン信号12の電位を、図9の電位 V_{ss} と一致させることにより、画面内の各領域に異なる階調を表示させた場合でも、DC電圧が印加される画素はなく、「ヤキツキ」が生じることはない。

【0023】

【発明が解決しようとする課題】オフセット補償駆動方式を用いる場合、オフセット補償値は、画面上のある位置を選択し、その位置で各階調、つまりソース信号9の各振幅 V_{ss} ごとに、最適な中心電位 V_{ss} を求めて設定される。

【0024】しかしながら、ソース信号9の各振幅 V_{ss} に対して最適な中心電位 V_{ss} は、画面内の位置によって異なる。これは、つきの理由によるものと考えられる。

【0025】(1) ゲート信号10の波形が、画面内の位置によって異なる。ゲート信号の入力部の近傍では、ゲート信号10は立ち上がり、立ち下りが急峻で理想的な矩形波に近い信号波形であるが、ゲート信号入力部からの距離が大きくなると、立ち上がり、立ち下りが「なまった」信号波形となる。したがって、ゲート信号入力部からはなれた位置では、式(1)における ΔV_{ss} の値が見かけ上小さくなる。ゆえに、フィードスルーレ電圧 ΔV_{ss} も画面内の各位置において異なってくる。

【0026】(2) 一般に、保持容量 C_{ss} は画面内の位置によって分布をもっている。したがって、式(1)で表わされるフィードスルーレ電圧 ΔV_{ss} も、画面内の各位置で異なる。

【0027】(3) 液晶の特性が、画面内のすべてにわたって均一ではない。このため、液晶による結合容量 C_{ss} も画面内の位置によって分布をもち、したがって式(1)で表わされるフィードスルーレ電圧 ΔV_{ss} も、画面内の各位置で異なる。

【0028】以上のような理由から、ソース信号9の各振幅 V_{ss} に対して最適な中心電位 V_{ss} 、つまりオフセット補償値は、画面内の位置によって異なる。したがって、従来技術のように、画面内のある位置でオフセット補償値を設定しても、他の位置ではその設定値が最適ではないため、「ヤキツキ」が発生する。

【0029】

【課題を解決するための手段】本発明の発明者は、様々

なLCDについて、この「ヤキツキ」現象を研究し、以下の結論を得た。

【0030】ソース信号の振幅の大きい階調では、従来の技術と同様に、コモン信号の電位およびソース信号の中心電位を、ゲート信号によって誘起される電位の低下を補償するように設定し、ソース信号の振幅の小さい階調においては、ソース信号の中心電位を、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位に設定することによって「ヤキツキ」を軽減でき、フリッカも見られない。

【0031】また、ゲート信号によって誘起される電位の低下がもっとも大きい画素について、すべての階調において、ゲート信号によって誘起される電位の低下が補償されるように、コモン信号の電位およびソース信号の中心電位を設定することにより、その他の画素においては、ソース信号の振幅の小さい階調において、ソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位となり、結果として、画面の広い範囲にわたって「ヤキツキ」を軽減できる。

【0032】さらに、前記ゲート信号によって誘起される電位の低下がもっとも大きい画素について、ソース信号の振幅の小さい階調において、ソース信号の中心の電位を、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位に設定することにより、その他の画素においては、ソース信号の振幅の小さい階調において、ソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位となり、結果として、画面の広い範囲にわたって「ヤキツキ」を軽減できる。

【0033】さらに、従来技術に示されている、すべての階調において、ゲート信号によって誘起される電位の低下が補償されるような、コモン信号の電位とソース信号の中心電位との組み合わせに比べ、コモン信号の電位を低い値に設定することにより、ソース信号の振幅の小さい階調における「ヤキツキ」を低減できるばかりか、ソース信号の振幅の大きい階調でも、「ヤキツキ」が悪化しない。

【0034】さらに、従来の技術に示されている、すべての階調において、ゲート信号によって誘起される電位の低下が補償されるような、コモン信号の電位とソース信号の中心電位との組み合わせに比べ、コモン信号の電位を低い値に設定し、かつ、ソース信号の振幅の小さい階調におけるソース信号の中心電位を、高い値に設定することにより、ソース信号の振幅の小さい階調における「ヤキツキ」低減効果をさらに向上させることができる。

【0035】さらに、従来の技術に示されている、すべての階調において、ゲート信号によって誘起される電位

の低下が補償されるような、コモン信号の電位とソース信号の中心電位との組み合わせに比べ、ソース信号の振幅の小さい階調におけるソース信号の中心電位を、高い値に設定し、さらに、ソース信号の振幅の大きい階調におけるソース信号の中心電位も、高い値に設定することにより「ヤキツキ」現象が低減されると同時に、画面のちらつき（フリッカ）やショットムラなどの表示不良が生じない。

【0036】

【発明の実施の形態】以下に本発明の実施の形態を説明する。

【0037】実施の形態1

本発明の実施の形態1を、図10を用いて説明する。

【0038】すでに述べたとおり、従来の技術では図8に示したように、フィードスルー電圧 ΔV_{ss} が、ソース信号9の振幅 V_{ss} が小さい白表示時には大きく、ソース信号9の振幅 V_{ss} が大きい黒表示時には小さくなることを考慮して、ソース信号9の中心電位 V_{ss} を設定している。

【0039】これにより、図9に示したように、各階調について最適なコモン信号の電位 V_{cm} がほぼ同じ値となり、一枚の対向電極で各階調に対して最適なコモン信号の電位 V_{cm} を供給することができる。

【0040】しかし、本実施の形態では、図10（b）に曲線Sで示したように、ソース信号9の振幅 V_{ss} が小さい領域で、ソース信号9の中心電位 V_{ss} を、図中的一点鎖線Pで示した従来技術の設定よりも、さらに高く設定する。このとき各階調に対して最適なコモン信号の電位 V_{cm} は、図10（a）に示すとおりになり、一枚の対向電極で各階調に対して最適なコモン信号の電位 V_{cm} を供給することはできない。そこで図10（a）の一点鎖線C₁に示すように、ソース信号9の振幅 V_{ss} の大きい領域、つまり黒表示の領域での最適なコモン信号の電位 V_{cm} にあわせて、コモン信号12の電位を設定する。

【0041】従来技術の考え方では、本実施の形態の設定では、白表示の領域での「ヤキツキ」およびフリッカが顕著になり実用的でないと考えられていた。しかし本発明の発明者は、実際には本実施の形態の設定により、「ヤキツキ」現象が軽減できることを発見した。

【0042】この理由としては、LCDの構成が対称形でないことがあげられる。たとえば、画素電極5と対向電極7は形状が異なるし、対向する両基板の表面に設けられた保護膜の膜厚や膜質も異なる。このため、電荷の各電極方向への移動の様相が異なり、残留DCの発生が液晶に印加される電圧の極性に依存していると考えられる。

【0043】また、液晶の電圧一階調特性は図17に示すようになっており、白あるいは黒に近い領域では、印加電圧が変化しても階調はほとんど変化しない。したが

って、本実施の形態の設定とすることにより、奇数フレームで液晶に印加される電圧 V_{ss} と偶数フレームで液晶に印加される電圧 V_{ss} が多少異なったとしても、フリッカはほとんど気にならない。

【0044】実施の形態2

本発明の実施の形態2を、図11を用いて説明する。

【0045】本実施の形態では、画面内でもっともフィードスルー電圧 ΔV_{ss} の大きい位置において、各階調に対し最適なコモン信号の電位 V_{cm} がほぼ一定、つまり図11（a）の状態となるようにソース信号の中心電位 V_{ss} を設定する。このとき、画面内の他の位置においては、各階調に対して最適なコモン信号の電位 V_{cm} は図11（b）に示すような値となる。

【0046】したがって、実施の形態1で述べた理由により、画面内の広い領域でヤキツキのない表示を得ることができる。

【0047】フィードスルー電圧 ΔV_{ss} の大きい位置は、一般的にはゲート信号の入力部に近い位置であるが、フリッカが観測されなくなるときのコモン信号の電位がもっとも低い位置として、実験的に求めることができる。

【0048】実施の形態3

本発明の実施の形態3を、図12を用いて説明する。

【0049】本実施の形態では、画面内でもっともフィードスルー電圧 ΔV_{ss} の大きい位置において、図12（a）に示すように、ソース信号9の振幅 V_{ss} の大きい領域については最適なコモン信号の電位 V_{cm} がほぼ一定になるように設定し、ソース信号9の振幅 V_{ss} の小さい領域については最適なコモン信号の電位 V_{cm} が、ソース信号9の振幅 V_{ss} の大きい領域についての最適なコモン信号の電位 V_{cm} よりも大きくなるように、ソース信号9の中心電位 V_{ss} を設定する。

【0050】このとき、画面内の他の位置においては、図12（b）に示すような、ソース信号9の振幅 V_{ss} と最適なコモン信号の電位 V_{cm} との関係が得られる。

【0051】したがって、実施の形態1で述べた理由により、画面内の広い領域でヤキツキのない表示を得ることができる。

【0052】すでに説明した通り、フィードスルー電圧 ΔV_{ss} の大きい位置は、一般的にはゲート信号の入力部に近い位置であるが、フリッカが観測されなくなるときのコモン信号の電位がもっとも低い位置として、実験的に求めることができる。

【0053】実施の形態4

本発明の実施の形態4を、図13を用いて説明する。

【0054】本実施の形態では、各階調にわたって最適なコモン信号の電位 V_{cm} がほぼ一定になるようにオフセット補償、つまりソース信号9の中心電位 V_{ss} の設定をおこなう。

【0055】従来の技術では、コモン信号の電位をこの

最適なコモン信号の電位 V_{cm} に一致させていた。しかし、本実施の形態では、コモン信号の電位を図中 C_2 に示したように、この最適なコモン信号の電位 V_{cm} に対し低い値に設定する。

【0056】従来の技術の考え方では、本実施の形態の設定では、全階調にわたってヤキツキおよびフリッカが生じかねず、実用的ではないとされていた。

【0057】しかし実際には、本実施の形態の設定により、ソース信号9の振幅 V_{ss} の小さい領域、つまり白表示の領域でのヤキツキ現象を軽減することができ、フリッカも気にならないことはすでに説明した。

【0058】さらに本発明の発明者は、本実施の形態の設定でも、ソース信号9の振幅 V_{ss} の大きい領域、つまり黒表示の領域でのヤキツキが悪化しないことを発見した。

【0059】なお、本実施の形態では、各階調にわたって最適なコモン信号の電位 V_{cm} がほぼ一定になるようにオフセット補償、つまりソース信号9の中心電位 V_{ss} の設定をおこなっているが、図14に示すようにソース信号9の振幅 V_{ss} の小さい領域、つまり白表示の領域で、最適なコモン信号の電位 V_{cm} が高くなるようにソース信号9の中心電位 V_{ss} を設定してもよい。

【0060】ソース信号9の振幅 V_{ss} の小さい領域でのヤキツキ現象をさらに軽減することができる。

【0061】実施の形態5

本発明の実施の形態5を、図15を用いて説明する。

【0062】本実施の形態では、中間の階調での最適なコモン信号の電位 V_{cm} に対し、ソース信号9の振幅 V_{ss} の大きい領域およびソース信号9の振幅 V_{ss} の小さい領域での最適なコモン信号の電位 V_{cm} が、大きくなるように設定した。

【0063】そしてコモン信号の電位は、中間の階調での最適なコモン信号の電位 V_{cm} 、つまり図中的一点鎖線 C_1 に設定した。

【0064】本実施の形態では、ソース信号9の振幅 V_{ss} の大きい領域およびソース信号9の振幅 V_{ss} の小さい領域での最適なコモン信号の電位 V_{cm} が、コモン信号の電位 C_1 よりも大きくなるようにしている。したがって、実施の形態4. と同様の理由により、ヤキツキが低減される。

【0065】さらに、本実施の形態では、中間の階調領域での最適なコモン信号の電位 V_{cm} をコモン信号の電位 C_1 とほぼ一致させているため、画面のちらつき（フリッカ）やショットムラなどの表示不良は発生しない。

【0066】実施の形態6

本発明を適用した設定の具体例を、図16により説明する。

【0067】試作したLCDについて、オフセット補償値を図16（b）のように設定した。ソース信号の振幅 V_{ss} が小さくなるとともに、ソース信号の中心電位 V_{ss} 。

が高くなるように設定したが、とくにソース信号の振幅 V_{ss} が1. 0～1. 2Vである領域で、ソース信号の中電位 V_{ss} をさらに高く設定した。

【0068】このように設定したLCDについて、フィードスルー電圧 ΔV_{ss} のもっとも大きい位置を実験的に求め、その位置において、各ソース信号の振幅 V_{ss} について最適なコモン信号の電位 V_{cm} を測定したところ、図16（a）のようになっていた。ソース信号の振幅 V_{ss} が1. 2～2. 5Vの領域では、最適なコモン信号の電位 V_{cm} は1. 0Vで一定であり、ソース信号の振幅 V_{ss} が1. 0Vのときの最適なコモン信号の電位 V_{cm} は1. 2Vであった。

【0069】そこで、対向電極に印加するコモン信号の電位を1. 0Vに設定し、LCDの全面に白色を表示させたが、フリッカは観測されなかった。

【0070】つぎに、LCDの全面に市松模様を長時間表示させたが、ヤキツキは生じなかった。

【0071】なお、以上述べてきた本発明の詳細な説明および図面においては、コモン信号がDC電位である場合が示されているが、LCDの駆動方式によっては1走査ラインごとに極性を反転させる交流信号の場合にも、本発明を適用することができる。

【0072】

【発明の効果】本発明によれば、長時間同一の画像を表示した場合でもヤキツキ現象が生じず、フリッカの発生もないため、画質の優れた液晶表示装置を得ることができる。

【図面の簡単な説明】

【図1】TFT方式の液晶表示装置の構成を示した図である。

【図2】画素の等価回路をあらわす図である。

【図3】画素に印加される信号の波形を示した図である。

【図4】ヤキツキ現象の原理を説明する図である。

【図5】液晶に印加される電圧と、液晶による結合容量 C_{11} との関係を示した図である。

【図6】ソース信号9の振幅 V_{ss} と、フィードスルー電圧 ΔV_{ss} との関係を示した図である。

【図7】オフセット補償をおこなわない場合の、各ソース信号9の振幅 V_{ss} に対して最適なコモン信号の電位 V_{cm} を示した図である。

【図8】オフセット補償の原理を説明した図である。

【図9】オフセット補償をおこなった場合について、各ソース信号9の振幅 V_{ss} に対して最適なコモン信号の電位 V_{cm} を示した図である。

【図10】本発明の実施の形態1による設定を説明した図である。

【図11】本発明の実施の形態2による設定を説明した図である。

【図12】本発明の実施の形態3による設定を説明した

図である。

【図13】本発明の実施の形態4による設定を説明した図である。

【図14】本発明の実施の形態4による設定を説明した図である。

【図15】本発明の実施の形態5による設定を説明した図である。

【図16】本発明の具体的な設定を説明した図である。

【図17】液晶に印加する電圧と表示される階調との関係を示した図である。


【符号の説明】

1 TFT 素子


— 1 —

- * 2 ソース配線
- 3 ゲート配線
- 4 ドレイン
- 5 画素電極
- 6 ガラス基板
- 7 対向電極
- 8 ガラス基板
- 9 ソース信号
- 10 ゲート信号
- 10 11 画素電極 5 の電位
- 12 コモン信号


[図1]




[図2]




〔圖3〕




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図13】




(b)




【図11】

(a)




【図12】


(a)




(b)




(b)




【図14】



【図15】




【図17】




【図16】

(a)



(b)



フロントページの続き

F ターム(参考) 2H093 NA16 NA33 NA43 NA53 NC11
 NC18 NC21 NC34 ND10 ND12
 ND35
 5C006 AA16 AC11 AC25 AC28 AF44
 AF46 BB16 BC03 BC12 FA18
 FA23 FA34
 5C080 AA10 BB05 DD06 DD29 EE29
 FF11 JJ03 JJ04 JJ05 JJ06